بررسی یک تنظیم کننده بهینه شده با جریان ساکن ۲۹۰ Na و مصرف توان ۱۱۵ Μw برای تگ های UHF RFID با استفاده از الگوریتم TLBO

در این مقاله، یک تنظیم کننده ریپل با خروجی کم و توان کم به وسیله بهینه سازی آموزشی- یادگیری محور (TLBO) برای برنامه ها و کاربرد های شناسایی فرکانس رادیویی طراحی می شود. به منظور کاهش مصرف توان، ولتاژ زیر بلوک های تنظیم کننده از مراحل مقدماتی تامین می شود. در تشدید کننده عملیاتی پیشنهادی مورد استفاده در تنظیم کننده، اریبی تطبیقی استفاده شده و باند گپ مرجع تنظیم کننده به وسیله MOSFET طراحی می شود. جهت بهینه سازی تنظیم کننده پیشنهادی پس از مدل سازی تنظیم کننده با کمک شبکه اصلی، الگوریتم TLBO مورد استفاده قرار می گیرد. خروجی های TLBO شامل ولتاژ خروجی، مقدار ریپل و مصرف توان می باشد. با استفاده از این الگوریتم، ولتاژ خروجی به میزان ۰.۸ V با ریپل ۲.۸۷ Mv و مصرف توان ۱۱۵Μw می باشد. همچنین جریان ساکن این طرح نیز به میزان ۲۹۰Na کاهش می یابد. مساحت این چیپ طراحی در نرم افزار Cadence حدود ۰.۰۰۱۲۴ mm^2 می باشد. فرکانس اجرایی این مدار حدود ۹۶۰ MHz بوده و شبیه سازی با استفاده از تکنولوژی CMOS در ۰.۱۸μm انجام می شود.

In this paper a low power and low output ripple regulator is designed with
teaching-learning-based optimization (TLBO) for radio frequency identification applications. In order to decrease the power consumption the voltage of regulator sub-blocks is
supplied from elementary stages. In the proposed operational amplifier employed to the
regulator, adaptive biasing is used and bandgap reference of the regulator is totally designed by MOSFET. To optimize the proposed regulator after modeling the regulator with
the help of neural network, TLBO algorithm is used. The outputs of TLBO are output
voltage, ripple value and power consumption. By using this algorithm the output voltage is
۰.۸ V with 2.78 mV ripple and 115 lW power consumption. Also the quiescent current of
this design is decreased to 290 nA. The chip area of the layout design in Cadence software
is about 0:00124 mm2. The operation frequency of this circuit is 960 MHz and the
simulation is done in 0:18 lm CMOS technology