تخصیص و اندازه سلول هیبرید برای بهینه سازی قدرت، مساحت و تاخیر محصول آرایه‌های SRAM

چکیده – حساب‌های حافظه بخش قابل‌توجهی از بودجه قدرت کل و مساحت سیستم‌های دیجیتالی را شامل می‌شود. علاوه بر این، معمولا مشکل عملکرد واحدهای پردازش است. بنابراین، بهینه‌سازی حافظه با توجه به محصول قدرت، مساحت و تاخیر (‏PAD)‏ حیاتی است. ما یک روش تخصیص سلولی ترکیبی مبتنی بر سلول‌های SRAM چند سایز و SRAM دوگانه Vth را پیشنهاد می‌کنیم که باعث بهبود تابع هزینه PAD با ۳۴ درصد در مقایسه با تخصیص مرسوم سلول می‌شود. همچنین از اندازه سلول‌های SRAM برای به حداقل رساندن ولتاژ نگهداری داده (‏DRV)‏و ولتاژها برای عملکردهای خواندن و نوشتن در آرایه SRAM استفاده می‌کنیم. نتایج تجربی در یک تکنولوژی ۳۲ نانومتر نشان می‌دهد که ترکیب روش هیبرید پیشنهادی و روش‌های اندازه‌گیری سلول می‌تواند PAD را تا ۴۱ % در مقایسه با طرح و تخصیص سلول معمولی کاهش دهد.

Memory accounts for a considerable portion of the total power budget and area of digital systems. Furthermore, it is typically the performance bottleneck of the processing units. Therefore, it is critical to optimize the memory with respect to the product of power, area, and delay (PAD). We propose a hybrid cell assignment method based on multi-sized and dual-Vth SRAM cells which improves the PAD cost function by 34% compared to the conventional cell assignment. We also utilize the sizing of SRAM cells for minimizing the data retention voltage, and voltages for the read and write operations in the SRAM array. Experimental results in a 32-nm technology show that combining the proposed hybrid cell assignment and the cell sizing methods can lower PAD by up to 41% when compared to the conventional cell design and assignment.