زمان‌بندی پردازنده مرکزی برای مدیریت توان / انرژی در در پردازنده های چند هسته ای با استفاده از داده های تعویض متن و خطای حافظه ی نهان

توان و انرژی به طور فزاینده ای به نگرانی های مهم در زمینه طراحی و اجرای تراشه های چند هسته ای / manycore امروزی تبدیل شده است. در این مقاله ما دو الگوریتم زمان‌بندی پردازنده مرکزی مبتنی بر اولویت‌ را ارایه می‌کنیم، الگوریتم زمان بند پردازنده مرکزی با الویت خطای حافظه نهان (CM – PCS)و الگوریتم زمان بند پردازنده مرکزی با الویت تعویض متن (CS – PCS)،که به منظور کاهش مصرف توان تا بیش از ۲۰ % با افزایش قابل‌توجه در عملکرد، از داده‌های عملکرد دینامیکی چشم پوشی می کنند . الگوریتم های ما از مجموعه ها و هسته های پردازنده مرکزی لینوکس استفاده کرده و در فرکانس های مختلف ثابت کار می کنند. بسیاری از تکنیک‌های دیگر، از جمله مقیاس بندی فرکانس دینامیکی، می‌توانند فرکانس هسته را در زمان اجرای یک کار فشرده غیر cpu پایین بیاورند، در نتیجه عملکرد را کاهش می‌دهند. الگوریتم های ما، به منظور تطابق بهتر هسته ها،مطابق با فرآیندهایی هستند که در آن میانگین زمان اتمام کلیه فرایندها را در یک کار کامل کاهش دهند ، بنابراین عملکرد را بهبود می‌بخشند. آنها همچنین نسبت مرجع حافظه پنهان یا حافظه نهان یک فرآیند ، تعداد تعو

Power and energy have become increasingly important concerns in the design and implementation of today’s multicore/manycore chips. In this paper, we present two priority-based CPU scheduling algorithms, Algorithm Cache Miss Priority CPU Scheduler (CM-PCS) and Algorithm Context Switch Priority CPU Scheduler (CS-PCS), which take advantage of often ignored dynamic performance data, in order to reduce power consumption by over 20 percent with a significant increase in performance. Our algorithms utilize Linux cpusets and cores operating at different fixed frequencies. Many other techniques, including dynamic frequency scaling, can lower a core’s frequency during the execution of a non-CPU intensive task, thus lowering performance. Our algorithms match processes to cores better suited to execute those processes in an effort to lower the average completion time of all processes in an entire task, thus improving performance. They also consider a process’s cache miss/cache reference ratio, num