skip to Main Content

سطح حافظه – موازی خط مشی آگاه واکشی برای پردازنده های SMT

عنوان انگلیسی: A Memory-Level Parallelism Aware Fetch Policy for SMT Processors
سال نشر: ۲۰۰۷
نویسنده: Stijn Everman,Lieven Eeckhout
تعداد صفحه فارسی: ۲۰ – تعداد صفحه انگلیسی: ۱۰
دانشگاه: ELIS Department, Ghent University, Belgium
نشریه: Process Safety and Environmental Protection
کیفیت ترجمه: ترجمه پلاس

چکیده

رشته‌ای که بر روی یک پردازشگر همزمان (SMT)اجرا می‌شود، که یک بار تاخیر طولانی را تجربه می‌کند در نهایت در حالی که منابع اجرایی را نگه می‌دارد، به بن‌بست خواهد رسید. بار تاخیری موجود که از SMT استفاده می‌کند، مقدار منابع تخصیص‌یافته توسط یک گره متوقف‌شده را با شناسایی باره‌ای تاخیر زمانی و جلوگیری از گرفتن دستورها بیشتر و در برخی موارد اجرا، حتی ممکن است برافروخته شود که منابع تخصیص‌یافته را آزاد می‌کند. این مقاله یک سیاست گذاری SMT را پیشنهاد می‌کند که موازی سازی سطح حافظه موجود در یک رشته را در نظر می‌گیرد. ایده اصلی مطرح‌شده در این مقاله این است که در صورت یک بار کمون ایزوله شده، یعنی، نباید از تخصیص منابع اضافی جلوگیری شود. با این حال، در مواردی که چندین بار تاخیر طولانی مستقل وجود داشته باشد، به عنوان مثال، MLP باید به عنوان منابع مورد نیاز برای افشای کامل MLP موجود تخصیص یابد. رویکرد MLP – آگاه پیشنهادی عملکرد بهتری را برای رشته‌های MLP – فشرده بر روی یک پردازنده SMT به دست می‌آورد و تعادل کلی بهتری را بین عملکرد و عدالت نسبت به سیاست گذاری قبلی به دست می‌آورد.

Abstract

true
امتیاز شما:
(No Ratings Yet)
Back To Top