skip to Main Content
طراحی جمع‌کننده و تفریق کننده کارآمد و بدیع برای ماشین های خودکار  سلولی نقطه کوانتومی

طراحی جمع‌کننده و تفریق کننده کارآمد و بدیع برای ماشین های خودکار سلولی نقطه کوانتومی

عنوان انگلیسی: Design of novel efficient adder and subtractor for quantum-dot cellular automata
سال نشر: ۲۰۱۴
نویسنده: Mohsen Hayati,Abbas Rezaei
تعداد صفحه فارسی: ۱۷ – تعداد صفحه انگلیسی: ۹
دانشگاه: Electrical Engineering Department, Faculty of Engineering; Razi University; Tagh-E-Bostan Kermanshah 67149 Iran,Department of Biomedical Engineering, Faculty of Medicine; Kermanshah University of Medical Sciences; Kermanshah Iran
نشریه: Process Safety and Environmental Protection
کیفیت ترجمه: ترجمه پلاس

چکیده

ماشینهای خودکار سلولی نقطه کوانتومی (QCA)یکی از فن‌آوری‌های نوظهور است که به عنوان جایگزینی برای فن‌آوری نیمه‌هادی اکسید فلز مکمل(CMOS) ،مورد بررسی قرار می‌گیرد. در این مقاله یک جمع‌کننده کامل یک بیتی (FA)برای پیاده‌سازی QCA ارائه شده‌است. اثرات خطا در خروجی‌های FA ،که ناشی از نقص سلول های از دست رفته ،است مورد تجزیه و تحلیل قرار می‌گیرند، و بردارهای آزمون برای تشخیص همه خطاها شناسایی می‌شوند. همچنین طراحی‌های کارآمد تفریق کننده کامل تک بیتی، FA/FSتک بیتی و جمع کننده گردش نقلی چهار بیتی (CFA)،با استفاده از FA پیشنهاد شده‌اند. این ساختارها با استفاده از نرم‌افزار QCADesigner طراحی و شبیه‌سازی می‌شوند. طرح‌های پیشنهادی با کارهای قبلی مقایسه شده‌اند. FA پیشنهادی ،در مقایسه با بهترین طراحی قبلی، در تعداد سلول‌ها و مساحت ۲۵ % و ۲۶ % بهبود دارد و سریع‌تر است. نتایج به‌دست‌آمده برای مطالعات FS، FA/FS و CFA، نشان می دهد که این طرح‌ها از نظر مساحت، تعداد سلول و تاخیر ،کارایی بیشتری دارند. بنابراین، اجرای این طرح‌ها ممکن است منجر به استفاده گسترده از واحد محاسبه در کاربردهای مختلف شود، که به عن

Abstract

SummaryQuantum-dot cellular automata (QCA) is one of the new emerging technologies being investigated as an alternative to complementary metal oxide semiconductor technology. This paper proposes optimized one-bit full adder (FA) for implementation in QCA. The fault effects at the proposed FA outputs due to the missing cell defects are analyzed, and the test vectors for detection of all faults are identified. Also, the efficient designs of one-bit full subtractor (FS), one-bit FA/FS and four-bit carry flow adder (CFA) are presented using the proposed FA. These structures are designed and simulated using QCADesigner software. The proposed designs are compared with other previous works. In comparison with the best previous design, the proposed FA has 25% and 26% improvement in cells count and area, respectively, and it is faster. For the proposed FS, FA/FS and CFA, the obtained results confirm that these designs are more efficient in terms of area, cell count and delay. Therefore, the imp
۱۶۰,۰۰۰ ریال – خرید
امتیاز شما:
(No Ratings Yet)
Back To Top