پالس با قدرت بسیار کم قدرت با استفاده از فلیپ فلاپ مبتنی بر CNTFET

کاهش مصرف برق و مقیاس بندی دستگاه‌ها یکی از دغدغه‌های مهم امروز الکترونیک است. فلیپ فلاپ (‏FF) یکی از عناصر اصلی در ابزارهای الکترونیکی است. بنابراین عملکرد دستگاه‌های الکترونیکی با بهبود این ویژگی‌ها در فلیپ فلاپ بهبود می‌یابد. در این مقاله، یک ساختار فلیپ فلاپ مبتنی بر CNTFET مبتنی بر پالس جدید پیشنهاد شده‌است. این ساختار با استفاده از تکنیک تغذیه سیگنال از طریق تکنیک برای کاهش انتقال "۰" به "۱" استفاده می‌کند که فقط به یک CNTFET نیاز دارد. علاوه بر این ، مسیر تخلیه بهینه شده است تا با استفاده از تنها دو CNTFET زمان تاخیر برای انتقال "1" به "0" کاهش یابد. ساختار جدید در Hspice با استفاده از مدل استنفورد شبیه‌سازی شده‌است. نتایج خروجی اثبات می‌کند که عملکرد ساختار پیشنهادی از نظر مصرف توان، تاخیر D – به – Q ، محصول تاخیر توان، و تعداد ترانزیستورهای مورد نیاز در مقایسه با دیگر ساختارهای فلیپ فلاپ حساس به پالس، بهبود زیادی یافته‌است.

Reducing the power consumption and scaling the devices are the important concerns of today’s electronics. Flip-Flop (FF) is one of the basic elements in electronic devices. Thus, the performance of the electronic devices is improved by improving these qualities in the FFs. In this paper, a novel pulse-triggered CNTFET-based D-Flip-Flop structure is proposed. This structure utilizes signal feed through technique to reduce the “۰” to “۱” transition, which requires only one CNTFET. Moreover, the discharging path is optimized to reduce the delay time for “۱” to “۰” transition by using only two CNTFETs. The novel structure is simulated in Hspice using Stanford model. The output results prove that the performance of the proposed structure is improved greatly in terms of power consumption, D-to-Q delay, the power-delay product, and the number of required transistors in comparison with other pulse-triggered Flip-Flop structures.