پیاده سازی FPGA لغو اوج برای کاهش PAPR سیگنال های OFDM

روش¬¬های کاهش نسبت توان به متوسط (PAPR) نقش مهمی در دستیابی به عملکرد بسیار موثر تقویت‌کننده‌های توان ایفا می‌کنند. لغو اوج (PC) که به عنوان روش کاهش کارآمد PAPR شناخته شده‌است، دارای مزایای متعددی نسبت به روش‌های دیگر است. در این مقاله یک طرح اجرایی کم‌هزینه برای کامپیوترهای شخصی ارایه می‌شود. روش طراحی و مسایل پیاده‌سازی عملی مبتنی بر آرایه گیت قابل‌برنامه‌ریزی (FPGA)، با تاکید ویژه بر کاربردهای منابع حاصل، مورد بحث قرار می‌گیرند. نتایج تجربی نشان می‌دهد که در سناریوهای خاص، رویکرد ما نسبت به روش برش و فیلترینگ شناخته‌شده (CAF) از لحاظ بزرگی بردار خطای قابل‌دستیابی (EVM) و نسبت ورود کانال مجاور (aclr)، با سربار سخت‌افزاری کم‌تر، بهتر عمل می‌کند.

Peak-to-average power ratio (PAPR) reduction techniques play an important role for achieving highly efficient operation of power amplifiers. Peak cancellation (PC), known as a computationally efficient PAPR reduction method, has several advantages over other techniques. In this paper, a cost-effective implementation scheme for PC is presented. The design methodology and practical implementation issues based on field-programmable gate array (FPGA) are discussed, with particular emphasis on the resulting resource utilizations. The experimental results show that in certain scenarios, our approach outperforms the well-known clipping and filtering (CAF) approach in terms of achievable error vector magnitude (EVM) and adjacent channel leakage ratio (ACLR), with much lower hardware overhead.