یک ADC دو کاناله مجازی از ADC با زیر ADC براساس معماری فلش – SAR

چکیده – این خلاصه گزارش کوتاه ۱۰ بیتی برای مبدل آنالوگ (‏SAR)‏برای کاربردهای سرعت بالا (‏ADC)‏برای کاربردهای سرعت بالا ارایه می‌دهد. ADC پیشنهادی متشکل از دو کانال برای سرعت عملیات بالا است، و هر کانال یک معماری فلش- SAR را برای قدرت کم و یک ناحیه کوچک می‌پذیرد. ADC SAR پیشنهاد شده در مرحله دوم از یک ADC فلش ۱ بیتی و یک ADC SAR ۶ بیتی با در نظر گرفتن سطح تراشه، سرعت عملیات و پیچیدگی مدار تشکیل شده‌است. ADC نمونه اولیه در فرآیند CMOS ۴۵ نانومتری ساخته‌شده، ۰.۱۶ میلی متر مربع را اشغال می‌کند. غیر خطی و انتگرال برای ADC به ترتیب کم‌تر از ۰.۳۶ و ۰.۶۷ LSB است. ADC نسبت سیگنال به نویز ۵۴.۶ دسی‌بل و دامنه دینامیکی عاری از خطا ۵۴.۶ دسی‌بل با ورودی ۷۸ مگاهرتزی با ورودی ۷۸ مگاهرتزی را با یک منبع ۱.۱ – V نشان می‌دهد. حداکثر فرکانس عملیاتی از ADC ۲۶۰ MS / s در یک منبع ۱.۲ – ولت است. مصرف توان ADC با ۲۳۰ و ۲۶۰ MS / ثانیه به ترتیب ۱۳.۹ و ۱۷.۸ میلی ولت است. مبدل آنالوگ به آنالوگ (‏ADC)‏، فلاش، تقویت‌کننده عملیاتی (‏op – amp)‏، اشتراک گذاری، بافر مرجع، تخمین متوالی (‏SAR)‏.

true