skip to Main Content

CCE: یک برنامه ترکیبی SRAM برای تداوم حافظه‌های غیر فرار نسل بعدی در سیستم‌های تعبیه شده درونی

عنوان انگلیسی: CCE
سال نشر: ۲۰۱۸
نویسنده: Linbin Chen,Pilin Junsangsri,Pedro Reviriego,Fabrizio Lombardi
تعداد صفحه فارسی: ۱۵ – تعداد صفحه انگلیسی: ۷
دانشگاه: Dept. of ECE, Northeastern University, Boston, USA,Dept. of ECE, Northeastern University, Boston, USA,ARIES research center, Universidad Antonio de Nebrija, Madrid, Spain,Dept. of ECE, Northeastern University, Boston, USA
نشریه: Process Safety and Environmental Protection
کیفیت ترجمه: ترجمه پلاس

چکیده

در این مقاله، CLE ترکیبی برای استقامت (‏CCE)‏را ارایه می‌دهیم، طرحی برای امکان استفاده از نسل بعدی حافظه‌های غیر فرار چندسطحی با چگالی بالا در سیستم‌های تعبیه‌شده‌درونی. این حافظه‌ها جذاب هستند زیرا می‌توانند مصرف توان استاتیک را به طور چشمگیری کاهش دهند و یک حافظه می‌تواند به طور بالقوه برای اجتناب از داشتن هر دو فلاش و SRAM یا DRAM در یک سیستم مورد استفاده قرار گیرد. با این حال، یک اشکال رایج حافظه‌های غیر فرار چندسطحی جدید این است که آن‌ها تعداد محدودی از عملیات نوشتن را پشتیبانی می‌کنند و بنابراین استقامت آن باید بهبود یابد تا آن‌ها را به یک جایگزین مناسب برای حافظه اصلی سیستم‌های تعبیه‌شده‌درونی تبدیل کند. CCE پیشنهادی بر این حقیقت تکیه دارد که بیشتر نوشته‌ها بر روی چند آدرس متمرکز شده‌اند. بنابراین یک حافظه SRAM کوچک می‌تواند برای ذخیره مواضعی که مکررا نوشته می‌شوند، استفاده شود. اما این کار طبیعت غیر فرار حافظه را حفظ نمی‌کند. برای انجام این کار، در CCE پیشنهادی، سلول حافظه نهان دارای یک بخش SRAM و یک بخش غیر فرار است. در توان بالا، محتویات بخش غیر فرار برای SRAM و روش دیگر در ت

Abstract

ABSTRACTIn this paper we present Combined Cache for Endurance (CCE), a scheme to enable the use of next generation high density multilevel non volatile memories in embedded systems. These memories are attractive as they can reduce the static power consumption dramatically and a single memory can be potentially used avoiding having both flash and SRAM or DRAM in a system. However, a common drawback of the new multilevel non volatile memories is that they support a limited number of write operations and thus its endurance needs to be improved to make them a viable alternative for the main memory of embedded systems. The proposed CCE relies on the fact that most writes are concentrated on a few addresses. Therefore, a small SRAM cache can be used to store positions that are frequently written. However, this would not preserve the non volatile nature of the memory. To do so, in the proposed CCE, the cache cell has an SRAM part and a non volatile part. At power up the contents of the non vo
امتیاز شما:
(No Ratings Yet)
Back To Top